找回密码 注册 QQ登录
开思网工业级高精度在线3D打印服务

C04 芯片封装设计成功应用案例

2008-9-28 18:04| 查看: 44237| 评论: 0|来自: 产学联盟

摘要: 作者:吴光国、李荣坤Kuang-Kuo Wu, Rong-Kun Lee科盛科技股份有限公司(CoreTech System Co., Ltd.)摘要:随着各种可携式电子产品对于多媒体储存的需求日益殷切,使得小型记忆卡市场近年来快速崛起,然而因应 3C电子 ...
一、前言
目前小型记忆卡除了应用于数字相机的庞大市场之外,预料手机市场将是小型记忆卡下一波角力的重点市场。

由于照相手机、MP3、数字相机、PDA、甚至3G手机的兴起,如图一所示,在手机结合多媒体功能的趋势之下,对于记忆卡及其记忆容量的需求也就愈来愈大。根据市调机构iSuppli的报告指出,手机用小型记忆卡出货量将从2004年的3,900万片,成长到2009年超过6亿片的规模,年复合成长率超过70% [1]。

由于小型记忆卡的规格演进快速,目前主要规格除了包括CF、MS、MMC、SD、RS-MMC、miniSD、MS Pro Duo之外,新兴的MMCmicro、microSD(TransFlash)记忆卡,更将记忆卡的规格带向更轻薄短小的境界,记忆卡制造商将面临记忆容量愈来愈高、但卡体愈来愈小的严苛挑战。诸多业者不讳言地指出,未来当microSD、MMCmicro成为记忆卡的市场主流时,预料生产技术的瓶颈将迫使不少记忆卡业者退出生产行列。

一般SD及MMC型记忆卡的Flash大都采TSOP或WSOP封装方式,再SMT至基板并组装于卡体内。然而当记忆卡发展至miniSD、RS-MMC,甚至是microSD、MMCmicro等「超小型(Ultra Small)记忆卡」时,为了符合日益缩小的卡体空间,就必须将Flash芯片直接黏合(Bonding)至基板,即所谓的COB(Chip On Board),并以半导体封装的压模(molding)制程完成卡体。

由于此一半导体封装等级的SIP(System In Package)或PIP(Product In Package)制程,具有节省空间及可堆栈等优异特性,预料将成为小型记忆卡的主流制程。然而这种制程技术趋势的演进,对于没有半导体封装经验的记忆卡制造厂来说,将会是一大考验。
在诸多业者竞相投入发展小型记忆卡,市场竞争情况日益激烈。产品的开发周期也随之缩短,再加上封装上所面临的挑战也随之增加,如何能增加产能,减少半模实验的次数,并提高产品良率。是许多台湾的记忆卡制造业者,所迫切关注的话题,而CAE模流分析技术便是业者用来解决问题的工具之一。

二、CAE模流分析技术于IC封装案例
本案为MicroSD卡封装案例,案例相关信息,如图二所示,此产品在生产时会有包封的情形产生,包封的位置在芯片的上方,于是应用Moldex3D IC Package 进行分析,首先需输入正确的参数,如材料、加工条件、正确的网格模型,如图三、四所示,确定输入的参数后进行分析,经由原始设计流动波前分析结果得知在波前在 55%、77%、98%等位置上都有包封的情形,主要包封的位置也都在芯片的上方,如图五、六、七所示。深入探讨主要成型会有包封的原因,由图八厚度分布所示,芯片厚度为0.49mm,整体厚度为0.55mm,再芯片上方厚度只剩下 0.06mm,胶体在流动至芯片上方产生严重的迟滞现象,经由讨论后,决定改变将芯片做磨薄的设计,但磨薄到多少尺寸,再以往就必须实际做实验才能得知结果,使用Moldex3D IC Package 进行设计变更,只需将模型中的芯片尺寸做修改即可重新分析。
将芯片的厚度由原始设计0.49mm改成设计变更一0.45mm重新进行分析,经由计算机重新运算后,由流动波前55%、77%、99%,如图九、十、十一,得知减少芯片厚度确实在芯片上方迟滞的效应有减少,但是仍然会在芯片上方产生包封,于是在将芯片的尺寸在做修改,芯片厚度由设计变更一0.45mm改成 设计变更二0.385mm,重新进行分析后,由流动波前上可以观察在芯片上方虽有迟滞的现象,但是却无包封的情形产生,如图十二、十三、十四所示,经过两次设计变更就能将 Micro SD Card上的包封问题得以解决,大幅缩短现场进行实验的时间,减少实验所需浪费的材料成本与人事费用,使产品可以快速进行量产阶段。

三、结语
IC封装技术已广泛地应用于许多高科技产品,随着记忆卡用途之广,越来越轻薄短小、储存容量增加以及可靠度提高,而使用Moldex3D IC Package 不仅可以有效模拟IC封装制程中,融胶流动会因材料特性、温度、几何尺寸等因素,进而产生的成品缺陷。经过计算机试模的结果找出 Micro SD Card 缺陷的成因,主要问题因素为原始设计芯片厚度0.49mm所造成,并提出改善方案为减少芯片厚度,由原始芯片厚度0.49mm,改成设计变更一 0.45mm以及设计变更二0.385mm,将厚度参数修正后再进行分析,,设计变更一仍然会有包封的情形产生,当当芯片厚度磨薄到0.385mm时产品将不再有包封的情形产生,利用CAE模流分析技术找出最佳的芯片厚度,解决产品原始包封的问题,以增加产能,提高质量。并可经由分析模拟与实验结果,归纳出同类产品设计之注意事项,以供日后同类产品设计研发参考依据。

四、参考文献
1. DIGITIMES技术IT,//tech.digitimes.com.tw/ShowNews.aspx?zCatId=518 
2. 微电子系统封装基础理论与应用技术,作者:江国宁,出版:沧海书局。
3. IC 封装制程与CAE应用,作者:钟文仁,出版社:全华。

赞一下!

最新视频

3D打印手板模型快速制作服务,在线报价下单!

【CAE模具高校产学联盟官方网站】产学合作技术交流整合平台,拓宽学生就业方向的道路,促进产学合作技术交流,加快CAE模具成型技术的快速转移。
Copyright © 2002-2024 www.iCAx.org

返回顶部